”Vivado“ 的搜索结果

Vivado设计流程实验报告1

标签：   fpga开发

     1、实验目的 2、实验要求 1、实验结论 2、讨论 1、通过编写 HDL 文件的方式创建 Vivado 设计 3、写出测试激励，在测试激励中进行仿真 4、综合、

Vivado使用教程.zip

标签：   vivado的基本使用教程 Vivado vivado2018.2

     Vivado 关联第三方仿真软件 对vivado2018.2的基本使用流程做了一个详细说明.以一个流水灯入门工程为例子,说明了工程的建立,综合,实现,下板调试.

vivado 在硬件中调试串行 I/O 设计-属性窗口

标签：   fpga开发  vivado

     vivado 在硬件中调试串行 I/O 设计-属性窗口

vivado进行rtl仿真时，数据和时钟同时跳变，是取变化前还是后的值？

标签：   fpga开发

     图中箭头指向write_en的时刻，要想write_en产生变化，那么data_cnt采集的是变化之前的数据--data_cnt[0]=1,然而图中指向addra的时刻，要想addra产生变化，data_cnt应该采集变化之后的值，即dara_cnt[0]=1,为什么会...

vivado软件bin文件固化步骤

标签：   vivado

     1.使用2017.4版本，各版本大同小异，请参考。 2.bit文件断电丢失，这个是固化bin文件，不是bit。

xilinx vivado 百度云分享 vitis vivado 2019.2 2019.1 2018.3 2018.2 2017.4 （包含license）

标签：   c ce do ens ice IN IS iv li ns nx vi vivado xilinx 百度 百度云

     说明一下： 有些安装包有很多压缩包，这些压缩包是一个压缩文件，因为太大所以分卷压缩才能上传网盘，下载所有的压缩包后解压第一个，自动解压所有...tael 复制这段内容后打开百度网盘手机App，操作更方便哦vivado201

FPGA学习笔记（1）——Vivado和HLS

标签：   fpga开发  学习  笔记

     支持C/C++/System C(也可以使用matlab输出.c/.h)

vivado 在硬件中调试串行 I/O 设计- 查看 Slicer 眼图、直方图和信噪比图（仅限 GTM 收发器）

标签：   vivado  网络

     vivado 在硬件中调试串行 I/O 设计- 查看 Slicer 眼图、直方图和信噪比图（仅限 GTM 收发器）

vivado 2017.4 下SRIO license，经验证真实有效

标签：   xilinx srio vivado

     vivado 2017.4 下SRIO license，经验证真实有效，xilinx 7系列可正常生成bit流

Xilinx Vivado IP库

标签：   tcp/ip fpga开发 网络协议 网络

     Xilinx Vivado IP库

计组实验多周期mips-vivado运行

标签：   软件/插件

     计组多周期，实现多种指令，用vivado打开，可以直接进行运行，是计算机组成原理实验课的实验作业，运行有效，都是可以直接跑的过程，自己写的课程设计 多周期CPU设计（内附源码和实验报告）

vivado Aurora 8B/10B IP核（12）- Setp By Step搭建FPGA工程

标签：   网络协议  vivado  fpga开发

     vivado Aurora 8B/10B IP核（12）- Setp By Step搭建FPGA工程

vivado sdk 2019.1 GDB debug 修复工具

标签：   vivado sdk gdb

     vivado sdk 2019.1 GDB debug 修复工具

vivado下开发基于costas的正交混合数字锁相环.含仿真操作录像

标签：   FPGA Costas环

     1.版本：vivado2019.2，包含仿真操作录像，操作录像使用windows media player播放。 2.领域：Costas环 3.内容：正交混合的数字锁相环，通过Costas环搜索同步信号，数据编码采用8/10编码。 4.注意事项：注意vivado...

vivado Aurora 8B/10B IP核（11）- 共享逻辑(Share Logic)

标签：   网络协议  网络  fpga开发

     vivado Aurora 8B/10B IP核（11）- 共享逻辑(Share Logic)

zynq学习笔记3，fpga开发流程(基于vivado) testbench

标签：   学习  笔记  fpga开发

     仿真中有两个比较典型的 一个是Run Behavioral Simulation另一个是Run Post-implementation Timing Simulation，前一个是行为仿真，不存在时序前后的问题，后一个可以查看时序的先后（如输出信号和激励信号之间有...

Vivado2018.3_license.lic下载

标签：   Vivado

     Vivado2018.3_license.lic下载

Vivado ML 2021.1 下载链接.txt

标签：   vivado vivado2021 xilinx FPGA

     Vivado ML 2021.1 现已推出，可供下载： 使用基于 ML 的算法提升性能 模块设计容器现已投入生产 推出 Vivado 商城 用于自动时序收敛的智能设计运行 面向 Versal 的 DFX 现已推出 量产器件: Versal AI Core 系列：...

vivado Aurora 8B/10B IP核（10）-复位和掉电

标签：   网络协议  vivado  fpga开发

     vivado Aurora 8B/10B IP核（10）-复位和掉电

【零基础FPGA学习①】软件下载ModelSim+Matlab+Vivado

标签：   笔记  fpga开发  学习

     在HKEY_CURRENT_USER目录下，找到software中相应的文件夹，删除。MATLAB2018a：淘宝上6.6。查看高级系统设置，删除对应环境变量。

xilinx vivado的五种仿真模式和区别

标签：   xilinx vivado的五种仿真模式和区别

     本文介绍一下Xilinx的开发软件 vivado 的仿真模式， vivado的仿真暂分为五种仿真模式。 分别为： 1. run behavioral simulaTIon-----行为级仿真，行为级别的仿真通常也说功能仿真。 2. post-synthesis funcTIon ...

基于vivado2019.2的交通灯模拟系统verilog开发

标签：   fpga开发 综合资源 交通灯模拟 vivado2019.2

     基于vivado2019.2的交通灯模拟系统verilog开发 运行注意事项：使用vivado2019.2或者更高版本测试，用软件打开FPGA工程，工程路径必须是英文，不能中文。

Vivado的FIR IP核实现低通滤波器工程

标签：   fpga开发 dsp

     Vivado的FIR IP核实现低通滤波器工程，包括完整工程文件和MATLAB设计FIR的.m文件； 采样频率10MHz，输入信号为1MHz和3MHz的正弦波的叠加信号； FIR滤波器为低通滤波器，通带0~1MHz，阻带高于2MHz； 经过行为仿真，...

VIVADO 2021.2版本安装包及相关安装验证教程 百度网盘Xilinx_Unified_2021.2_1021_0703

标签：   vivado fpga xilinx Verilog 硬件开发

     vivado2021.2 包含相关安装文件+安装验证文件，是百度网盘链接。 全部文件大小大概在72G左右，下载前请确保电脑内有相应大小的空间。 另附一份安装教程，可根据安装教程进行相应的安装。 本安装包仅供个人学习研究...

vivado2015.3安装注意事项1

标签：   windows 软件/插件

     vivado2015.3的安装1、登陆网址http://www.xilinx.com/2、DEVELOPER ZONE/Vivado Design Suite-

vivado2018_3.rar

标签：   Xilinx vivado FPGA

     所有IP核都可用

常见问题_vivado常见问题_

标签：   vivado常见问题

     vivado使用过程中常见问题总结，NFS挂载问题，SDK裸机编程常见问题，sdk能不能设置保存不自动编译。。。

project_yimaqi_38译码器Verilog_vivado_vivado38译码器_

标签：   38译码器Verilog vivado vivado38译码器

     通过vivado实现38译码器，通过不同的输入实现相应的输出，低电平有效

vivado实现ALU模块，Opcode实现8命令格式和3地址索引

标签：   HHU ALU .v fpga开发

     vivado实现ALU模块，Opcode实现8命令格式和3地址索引 表格中一共有八个算术和逻辑指令。它们是 ADD、SUB、AND、OR、XOR、NOT、SRA 和 SLL。其中 ADD、SUB、AND、OR、XOR 和 NOT 指令具有三地址格式。这些指令的汇编...

xilinx 使用vivado实现TDC，使用verilog语言，有博客介绍。

标签：   verilog vivado xilinx TDC

     verilog实现TDC，高精度时间数字转换器，xilinx 使用vivado实现TDC，使用verilog语言，有博客介绍。

推荐文章