”vhdl“ 的搜索结果

     本程序为VHDL编写的频率计,测频范围从0.1Hz到1G (VHDL procedures for the preparation of the frequency meter, measuring frequency range from 0.1Hz to 1G)

     本系统使用VHDL语言进行设计,采用自上向下的设计方法。目标器件选用Xilinx公司的FPGA器件,并利用Xilinx ISE 7.1 进行VHDL程序的编译与综合,然后用Modelsim Xilinx Edition 6.1进行功能仿真和时序仿真。

vhdl.rar_vhdl

标签:   vhdl

     抢答器里的基本原程序,抢答模块,计时器电路JSQ的VHDL源程序,译码器电路YMQ的VHDL源程序

     VHDL不区分大小写。标识符必须以字母开头,不能以下划线为结尾,不能出现连续的两个或多个下划线。 2.数据对象: 常量赋予值后不改变,格式: Constant 常量名:数据类型:=表达式; 变量是可以改变值的量,可以...

VHDL之键盘.7z

标签:   VHDL

     VHDL编写的,能够通过4×4键盘进行输入,二极管显示输入数字(16进制下,从0到f),蜂鸣器发出声音。

10  
9  
8  
7  
6  
5  
4  
3  
2  
1