用 Verilog 实现的单周期 MIPS 指令集的 CPU
用 Verilog 实现的单周期 MIPS 指令集的 CPU
一共两个程序，适用于验证VIVADO输出波形时域与频域的matlab程序，用ILA导出CSV文件，导入iladata.m，需要更改4出，路径、第几行、采样点和时钟，亲测能用，不过频域的单位好像有些问题，欢迎MATLAB 大佬进行指正、
vivado Aurora 8B/10B IP核（6）-本地流量控制(Native Flow Control)
vivado软件的安装教程以及license
VIVADO安装教程.pdfVIVADO安装教程.pdfVIVADO安装教程.pdfVIVADO安装教程.pdfVIVADO安装教程.pdfVIVADO安装教程.pdf
vivado 实现后的设计调试
通过FPGA的优势，可以实现SATA接口的多种特性，如电源管理、错误检测和处理、数据安全性和高效的数据传输。本文通过对FPGA在SATA技术中的应用进行分析，重点介绍了SATA的各种特性和FPGA的实现方式，同时提到了RAID0...
vivado2018.3关于microblaze程序不能嵌入到bit文件里的补丁，补丁下载解压后，直接复制到vivao相应的安装目录下
这是许可在Xilinx Vivado 2015利用免费的IP核生成
vivado 串行 I/O 硬件调试流程
vivado Aurora 8B/10B IP核（4）-数据流接口（Streaming Interface）
vivado tcl脚本全部命令集合，可作为工具书，方便随时查看。
Xilinx zybo板子的资源文件，添加该文件到vivado安装的目录.../board_files目录下，然后启动vivado即可通过选择ZYBO板子（而不用选芯片）来新建工程了。
本文重点介绍了利用Xilinx FPGA和CAN IP实现CAN总线通信的方法，通过Vivado进行设计和配置，并提供了可直接使用的Verilog源码。Xilinx FPGA提供了成熟稳定的CAN IP，可直接应用于设计中，使用CAN IP可以有效减少设计...
vivado Aurora 8B/10B IP核（3）-Aurora 8B/10B 帧（Frames）
该资源是Vivado破解的license，希望对使用X公司Vivado工具的同学有帮助
vivado16.4的licence，亲测可用
ROM IP核调用学习笔记
理论上，FPGA从编程到下载实现预期功能的过程最少仅需要上述7个步骤中的4、5、6和7，即RTL分析、综合、实现和下载。其中的RTL分析、综合、实现的具体含义和区别又是什么？
在这个教程中，首先给出一个基于MATLAB的脉冲检测算法，该算法使用一个匹配滤波器从接收信号 中检测一个已知的波形，并且获取波形的峰值。该算法普遍应用于雷达或者无线通信系统中。
《数字逻辑实验指导书》 Vivado 2014 集成开发环境及Verilog编程语言
压缩包提供Vivado 2017.4 和2018.3 版本的license，亲测可用
Xilinx vivado FFT IP核v9.0官方手册 pg109
讲解了vivado中如何添加自定义IP核的过程，内容详细易读，适合初学者
学校学生用的license ，自己的2015 可用，大家看看能不能用吧
Vivado Design Suite User Guide Dynamic Function eXchange UG909 (v2022.2) November 21, 2022
本教程介绍Vivado®高级合成(HLS)。您可以学习使用图形用户界面(GUI)和Tcl环境执行高级综合的主要任务。 本教程展示了如何使用优化指令将初始RTL实现转换为低面积和高吞吐量的实现。 #实验例程 #中文翻译 #UG871，...
ivado18.2的license及安装教程，有效期至2037年，本人试过没问题
数字逻辑大作业 FPGA贪吃蛇游戏，Vivado开发，Verilog语言实现，结合VGA显示屏外设，NEXY4下板成功