从赛灵思FPGA设计流程看懂FPGA设计

从赛灵思FPGA设计流程看懂FPGA设计 XILINX ISE传统FPGA设计流程利用Xilinx ISE软件开发FPGA的基本流程包括代码输入、功能仿真、综合、综合后仿真、实现、布线后仿真与验证和下班调试等步骤。如下图所示。 1)...

一图读懂赛灵思 UltraScale+ 新成员

标签： nagios xhtml 微软

点击上方OpenFPGA，选择设为星标优质文章，每日送达看完本文有收获？请转发分享给更多人ＮＯＷ现在行动！推荐阅读【Vivado那些事】如何查找官网例程及如何使用官网例程【Vivad...

基于flash的FPGA的在线升级

标签： fpga开发硬件工程

基于flash的在线升级，flash的读写时钟频率为1MHz，升级的.mcs文件大小为30MB，实际写入flash的文件.bin大小为11MB,整个升级过程耗时约5min，升级完成后掉电重启，fpga能够自配置，并能够实现所升级的功能

入行IC | 一文读懂FPGA与ASIC的区别

标签：芯片设计数字IC 芯片

IC行业的范围很广，有数字、模拟不同的研究方向，也有设计、制造、封测不同的产业环节、还有FPGA、ASIC等不一样的芯片领域。遇到过很多想要入行、转行IC的同学，都有“选FPGA还是ASIC”的问题。区分概念往往是做...

零基础学FPGA（二）：FPGA生产厂家及产品（呕心沥血，小白如何选择板卡）

标签： FPGA 开发板国内外FPGA企业

前言：作为一名刚入门的小白，该如何选择一块FPGA板卡呢？本期文章就从各大厂商及其产品，为大家讲解一些FPGA板卡的特点。因为本人能力有限，很高兴邀请到了我的“好姐妹”——俩零同学跟我一起合作完成这期文章。

FPGA基于10G Ethernet PCS/PMA的10G UDP网络通信，XGMII接口64bit，提供2套工程源码和技术支持

标签： fpga开发 udp 网络协议

FPGA基于10G Ethernet PCS/PMA的10G UDP网络通信，XGMII接口64bit，提供2套工程源码和技术支持

FPGA：我的零基础学习路线（2022秋招已上岸）持续更新中~

标签： fpga开发学习

零基础FPGA学习路线

【正点原子FPGA连载】第一章 MPSoC简介摘自【正点原子】DFZU2EG/4EV MPSoC 之FPGA开发指南V1.0

标签：单片机 FPGA fpga开发

Zynq UltraScale+ MPSoC是赛灵思推出的首款真正全可编程（All Programmable）异构多核处理SoC芯片。这款芯片采用台积电公司 (TSMC) 新一代 16nm FinFET 工艺制程，它包含一个可扩展的32位或64位多处理器 CPU、用于...

举例分析 Intel FPGA 和 Xilinx FPGA 的区别

标签： FPGA 举例分析 Intel 和 Xilinx

最近有很多人在问，学习FPGA到底是选择 Intel altera 的还是 xilinx 的呢，于是我就苦口婆心的说了一大堆，中心思想大概就是，学习FPGA一定要学习 FPGA 的设计思想以及设计原理，不要纠结于单一的实验平台或者操作...

赛灵思计算平台ACAP技术细节全揭秘

标签： fpga ACAP

在日前召开的FPGA领域的学术顶会--2019年“FPGA国际研讨会”上，赛灵思发表了两篇长论文，详细介绍了赛灵思“自适应计算加速平台”ACAP的系统架构和技术细节。本文将对ACAP的主要架构创新进行深入解读，让各位...

赛灵思：人工智能芯片发展方向与误区

演讲嘉宾 | 姚颂，赛灵思人工智能业务资深总监整理 | 夕颜人工智能发展过程中，算力是一个重要的因素，算力就像是 AI 的燃油，没有燃油，AI 哪也去不了。而为 AI ...

FPGA学习经验分享——入门篇

标签： fpga开发

FPGA是一个高度集成化的芯片，其学习过程既需要编程，又需要弄懂硬件电路和计算机架构。涉及到的知识和基础非常多，如果不合理地安排学习内容，学习过程会非常漫长和枯燥。这篇文章主要阐述了对于入门FPGA的一些经验...

verilog设计简易正弦波信号发生器_FPGA学习(一)——产生频率可控的正弦波

标签： verilog设计简易正弦波信号发生器最小采样频率计算公式

2018.5.17更新如下作为小透明，没想到随手一写的学习过程也能被看见，看到有人点赞也还是很高兴的，希望能以后自己忘了，还能来看懂，如果对大家能有所帮助，那就再好不过了。对于输出的正弦波周期有两种算法，在...

FPGA学习笔记（一）入门背景、软件及时钟约束的概念及程序下载与固化

标签： fpga开发学习

使用正点原子的PFPGA开拓者V2学习，通过b站上正点原子的手把手教你学FPGA-基于开拓者V2学习。

FPGA现状

标签： fpga

FPGA国内现状　目前中国IC厂商在FPGA这个细分领域和国外巨头的差距远远比其他领域要大。　FPGA技术门槛非常高，核心技术只掌握在及其少数的公司手上，而且xilinx和atlera手头握有6000多项专利，对后进者形成很高...

FPGA零基础学习：FPGA芯片简介

标签： fpga芯片介绍 fpga零基础学习

FPGA零基础学习：FPGA芯片简介大侠好，欢迎来到FPGA技术江湖。本系列将带来FPGA的系统性学习，从最...后续会陆续更新 Xilinx 的 Vivado、ISE 及相关操作软件的开发的相关内容，学习FPGA设计方法及设计思想的同时，

【正点原子FPGA连载】第一章 ZYNQ简介 -摘自【正点原子】领航者ZYNQ之FPGA开发指南_V2.0

标签： fpga开发

1）实验平台：正点原子领航者ZYNQ开发板 ...id=606160108761 ...4）对正点原子FPGA感兴趣的同学可以加群讨论：994244016 5）关注正点原子公众号，获取...ZYNQ是赛灵思公司（Xilinx）推出的新一代全可编程片上系统（APSoC）

FPGA设计心得（4）Aurora IP core 的定制详情记录

文章目录写在前面IP核定制页面预览IP核定制详解lane widthLine RateGT REFCLK (MHz)INIT clk (MHz)DRP clk (MHz)Dataflow ModeInterfaceFlow controlBack ChannelGT selection写在最后同行邀请参考资料 ...

FPGA市场现状和未来趋势

可编程的“万能芯片” FPGA——现场可编程门阵列，是指一切通过软件手段更改、配置器件内部连接结构和逻辑单元，完成既定设计功能的数字集成电路。一、FPGA简介 FPGA（Field Programmable Gate Array）于1985年由...

xilinx各芯片产品选型引导手册product selection guide（ FPGA中zynq UltraScale+ MPSOC的概念理解）

标签：动态规划机器学习

因为要做这系列芯片的相关项目，但给了芯片型号后需要找到对应的技术手册数据手册来看。然后才发现自己搞不懂xilinx里的各种系列芯片的关系。还好关于这方面的手册一般十多页一个。所以我就都下载下来对比研究了一番...

学习FPGA之四：FPGA开发方法

标签：随笔芯片

在硬件不断发展的同时，FPGA的开发软件和设计工具也在不断迭代和更新。基于硬件描述语言HDL，抽象出HLS（High-Level Synthesis)技术，通过高层设计去陷藏很多底层逻辑和细节，让FPGA的开发更加简单。即使这样，FPGA...

Xilinx FPGA-CRC校验简介

标签： CRC校验 FPGA

一、CRC原理。 CRC校验的原理非常简单，如下图所示。... 那么在FPGA当中，也有好几种算法。 1、比特型算法。这种算法，跟手算的差不多，一个时钟周期处理一个bit，速度慢，但消耗的面积小。可能...

XIlinx FPGA开发基本流程（一）（总介绍）

目录前言介绍 ...这篇博文先总的说一下 Xilinx FPGA开发的基本流程（不包括实例介绍），实例介绍在另有博文介绍。 Xilinx FPGA的开发在ISE（Integrated Software Environment）（集成软件环境...

基于 FPGA 的便携式 DDS 信号发生器与示波器

标签： DDS信号发生器 fpga 信号发生器

利用赛灵思公司 A7 系列板卡 EG01、AD9226 模块和 DAC904 模块，制作一个便携式、宽频带的示波器和 DDS 信号源，两者二合一，既能产生信号波形又可以实现示波器的基本功能。 1.2 应用领域 DDS 信号源可以产生生活...

基于vivado（语言Verilog）的FPGA学习（1）——了解viviado面板和编译过程

标签： fpga开发学习

奇了怪，总觉得上学期写了这部分，梦里写的？

看双一流学霸从生物学角度带你重新认识FPGA！

标签： java 人工智能编程语言

1984年，Xilinx公司的创始人之一，密西根大学毕业生，RossFreeman第一次提出了可编程逻辑器件（PLD）的概念，让芯片成为一个空白的画布，可由工程师通过编程在上面任意“...

FPGA学习资料汇总

标签： fpga 赛灵思 Xilinx

FPGA的学习，迫在眉睫，现在有点时间了，...FPGA2019赛灵思最新入门教程深入浅出玩转FPGA视频学习课程-东南大学综合电子课程设计网站论坛黑金动力社区电子发烧友论坛电子工程世界培训班至芯科技 ...

fpga的网表文件

没亲自操作过，不是很懂。目前别人给的一个代码，vivado 开发，其模块就封装成EDF文件，看不到源码。网上看vivado 还有一种网表文件格式 dcp.我知道官方自带的IP核平时用的时候，可以只添加XCI 文件即可对于ISE...